Llegamos a ustedes gracias a:



Noticias

Software de Oracle correrá más rápido con el nuevo chip SPARC M6

[29/08/2013] La base de datos de Oracle y las cargas de trabajo de alto desempeño correrán más rápido con el más reciente chip SPARC M6 de la compañía, que ha sido modificado especialmente para las aplicaciones de la empresa.
El más reciente procesador SPARC tiene 12 núcleos de procesador, lo cual duplica el número de núcleos que tenía su predecesor, el M5, que se comenzó a entregar este año. Cada núcleo M6 podrá correr ocho threads de manera simultánea, dando al chip la capacidad de correr 96 threads de manera simultánea, sostuvo Ali Vahidsafa, ingeniero senior de hardware de Oracle, durante una presentación sobre el M6 en la conferencia Hot Chips en Stanford, California.
SPARC ha estado en el mercado por más de dos décadas, y la meta con el M6 es llevar al procesador hacia los sistemas de alto desempeño y altamente paralelos, sostuvo Vahidsafa, añadiendo que el nuevo chip ayudará a ampliar la cartera de servidores de gama alta de Oracle.
Lo que corre en estos servidores es la consolidación de las cargas de trabajo virtuales, y bases de datos de una sola imagen, en particular bases de datos en memoria y aplicaciones. Ambas pueden beneficiarse del incremento en el número de threads y la mayor memoria, indicó Vahidsafa.
También es imperativo que los beneficios del nuevo chip sean accesibles a las actuales cargas de trabajo y software, sostuvo Vahidsafa.
Las aplicaciones multithread se beneficiarán bastante con el nuevo chip, pero las aplicaciones de un solo thread tendrán acceso al queue específico Critical Thread gracias a una característica en el sistema operativo, lo cual puede acelerar las cargas de trabajo.
Algunas otras características del chip no han cambiado con respecto al M5, el cual fue el primer chip SPARC empresarial de gama alta con un ratio cache/núcleo mayor. El chip M6 tendrá 48 MB de cache L3, y soportará 1TB de memoria por socket. Oracle no reveló la velocidad de reloj del chip.
El chip ha sido modificado para bases de datos en memoria y aplicaciones con cuatro schedulers DDR3 para organizar mejor el tráfico y la visibilidad de las tareas, indicó Vahidsafa. El subsistema de memoria ha sido organizado para que los diseñadores de sistemas balanceen el desempeño, la energía y la capacidad de servicio.
Los procesadores también pueden enlazarse para crear servidores de dos, cuatro u ocho vías. Usando cajas especiales llamadas Bixby, el chip también permitirá la creación de servidores de 32, 48 e incluso 96 vías, con memoria y otros recursos compartidos. El M6 tiene características para balancear el desempeño en los servidores para reducir la latencia y para asegurar que las transacciones sean procesadas rápidamente. Las características de coherencia han sido construidas desde cero para grandes sistemas, y pueden ser aplicadas a pools de servidores más pequeños, sostuvo Vahidsafa.
El chip también tiene un nuevo RAS (reliability, availability and serviceability) para rastrear los errores en el sistema, lo cual asegura un uptime del servidor prolongado. En conjunto con el sistema operativo Solaris, un proceso de tres pasos identifica loas threads, núcleos o cache irregulares, los cuales son aislados, reportados y luego limpiados. También tiene memoria ECC.
Vahidsafa declinó comentar cuando el chip se encontraría disponible en los servidores.
Otro chip SPARC llamó la atención en Hot Chips, cuando Fujitsu compartió detalles sobre su más reciente chip para mainframe llamado SPARC X+. Este chip de 16 núcleos corre a 3,5 GHz o más, y puede usarse en mainframes con hasta 64 sockets. Cada núcleo soportará dos threads simultáneos, con la capacidad de que el mainframe corra 2.048 threads de forma simultánea. El software on chip ayuda a acelerar las aplicaciones de base de datos, sostuvo Toshio Yoshida , director de la división de desarrollo de procesadores de Fujitsu.
Fujitsu y Oracle colaboran en el desarrollo de chips. Oracle también vende servidores Fujitsu.
Agam Shah, IDG News Service